基于FSMC总线的嵌入式系统多显示终端驱动设计

嵌入式系统均需配备显示设备以指示程序运行状态和输出控制结果。薄膜晶体管液晶显示器（TFT-LCD）因为功耗低、辐射小、颜色鲜艳、显示内容丰富等优点而成为嵌入式系统的主流，但是其控制复杂，需要移植厂家提供的底层驱动程序^［1-2］。数码管亮度高、稳定可靠、价格便宜，在家用电器、工业控制和传感检测等领域有着广泛的应用，是嵌入式学习的经典器件。

为提高数据传输速度，降低软硬件设计难度，并行接口是数码管、液晶显示器与微控制器（MCU）连接的首选。但并口需要占用大量I/O口资源，以6位数码管为例，共有6个位选信号和8个段选信号，TFT-LCD显示模块则有6个控制信号和16位数据线。设计系统时，为了编程方便，一般希望位选信号、段选信号、LCD数据线分别占用连续的16位端口，而这些I/O引脚又离散地分布于芯片的四周，上述技术需求给微控制器引脚资源分配和PCB布线带来极大的挑战，同时降低了实验装置的可靠性，而破解这一难题的方法就是将二者均挂接在FSMC总线上，同时进行信号线复用。

灵活静态存储控制器（Flexible Static Memory Controller， FSMC）能够连接同步、异步存储器和16位PC存储卡，支持SRAM、NAND Flash、NOR Flash和PSRAM等类型存储器。FSMC连接的所有外部存储器共享地址、数据和控制信号，但有各自的片选信号，所以FSMC一次只能访问一个外部器件^［3-4］。

如图1所示，FSMC将外部存储器1 GB空间划分为固定大小为256 MB的4个存储块（Bank），Bank1可连接多达4个NOR Flash或PSRAM/SRAM存储器件，Bank2和Bank3用于访问NAND Flash存储器，每个存储区域连接一个设备，Bank4用于连接PC Card设备。其中Bank1又被分为4个区（Sector），每个区管理64 MB空间，每个区都有独立的寄存器对所连接的存储器进行配置。

图1  FSMC存储区域划分

Fig.1  Division of FSMC storage area

如表1所示，Bank1的256 MB空间由28根地址线（HADDR［27：0］）寻址。这里HADDR是内部AHB总线地址，其中HADDR［25：0］来自外部存储器地址FSMC_A［25：0］，对应引脚地址信号；而HADDR［27： 26］对4个区进行寻址，由系统自动完成，无外部引脚对应信号。

在设计或分析系统时需要特别注意HADDR［25：0］的对应关系。

当Bank1连接的是8位宽度存储器时，总线和外设均采用字节编址，二者一一对应，即：HADDR［25：0］→FSMC_A［25：0］。

当Bank1连接的是16位宽度存储器时，总线字节编址，存储器双字节寻址，此时总线26地址中最低位HADDR［0］用来表示16位数据的高位或低位，高25位HADDR［25：1］对应16位宽的存储器单元地址，即：HADDR［25：1］→FSMC_A［24：0］，相当于总线地址右移了一位^［5-6］。

作者设计的嵌入式系统实验装置结构框图如图2所示，其重点展示TFT-LCD和数码管的FSMC总线连接关系，其他模块，如CMSIS-DAP调试器、LED流水灯、独立/矩阵按键等虽也为实验装置重要组成部分，但不是本文讨论重点，故未绘制。实验装置主控芯片选择基于ARM Cortex-M4内核，性能出色的STM32F407ZGT6微控制器，该芯片拥有完备的FSMC接口系统，块1的4个子区可同时连接4个NOR Flash/PSRAM/SRAM存储设备。实验装置配备双显示终端，数码显示器为6位14.22 mm （0.56 in）共阳数码管，PNP三极管S8550驱动；液晶显示器为70.82 mm （2.8 in）全彩TFT-LCD显示模块，240像素×320像素，2.8~3.3 V供电，ILI9341驱动，16位8080并行接口。

图2  实验装置FSMC连接结构框图

Fig.2  FSMC connection structure block diagram of experimental device

3.1　FSMC与TFT-LCD连接

在STM32内部，FSMC起到桥梁作用，其一端通过内部高速总线AHB连接到Cortex内核，另一端则是面向扩展存储器的外部总线，既能够进行信号类型的转换，又能够进行信号宽度和时序的调整，提供多种读写模式，使之对内核而言没有区别^［7-8］。模式A比较适合连接至Bank1的NOR Flash/PSRAM/SRAM存储器，其读写时序如图3所示^［9］。信号线主要包括26位地址线A［25：0］，16位数据线D［15：0］，片选信号NE［x］，输出使能NOE，写入使能NEW。

图3  FSMC模式A读写时序

Fig.3  Read and write timing of FSMC mode A

TFT-LCD显示模块信号线包括：数据线D［15：0］，寄存器/存储器选择RS，读使能RD，写使能WR，片选CS，复位RST。通常使用标准的16位8080并口与微控制器连接，其读写时序如图4所示^［10］。

图4  8080接口读写时序

Fig.4  Read and write timing of 8080 interface

对比图3、图4读写时序和二者控制信号可以发现，TFT-LCD模块，除了已连接至系统复位电路的RST信号外，其他信号均可由FSMC接口提供，所以FSMC连接PSRAM/SRAM的工作模式适合于连接TFT-LCD显示模块。如图2所示，项目实施时选择FSMC总线的Bank1.Sector4连接TFT-LCD，FSMC_NE4接LCD片选信号CS，FSMC_NOE接LCD读引脚RD，FSMC_NWE接LCD写引脚WR，选择FSMC_A6地址线连接LCD的寄存器/存储器选择信号RS，FSMC_D［15：0］接LCD的16位数据线D15~D0，LCD工作于16位8080接口模式。

为检验电路功能和观察运行效果，依据系统设计成果，完成样品生产、组装和测试工作。

第一步：数码管显示测试。编写数码管动态显示时间程序，在6位数码管上显示时、分、秒数值，各占两位数码管，且在小时和分钟的末尾显示一个小数点。

第二步：LCD显示测试。在完成显示程序移植之后，调用显示函数分别进行字符、字符串、整型、浮点数等文字信息显示测试；调用图形处理函数进行画点、画线、画圆、矩形、三角形、指定区域填充等图形显示测试；制作汉字字库并存于字库文件当中，调用中文显示函数进行多种字号汉字显示测试。

第三步：综合测试。设计了一个综合实例，系统主程序是一个电子万年历，实时采集现场温湿度信息，合并实验装置设计信息，所有信息均显示于TFT-LCD显示屏上，同时将当前时间高亮显示于数码管，便于远距离观看，测试结果如图7所示。由于项目综合性较强，主程序处理任务较多，而数码管动态显示是阻塞运行的，CPU占有率较高，作者采用定时器中断的方式依次刷新需要显示的数码管，在主程序中只需要对显示数组赋值即可，使两个显示设备显示控制方式基本相同，提升了系统运行效率。

图7  实验装置综合测试图

Fig.7  Comprehensive test diagram of experimental device

第四步：对比测试。分别使用FSMC总线、GPIO并口、SPI串口连接数码管和TFT-LCD双显示设备，运行测试程序，使用STM32定时器记录LCD刷整屏时间，测试条件和测试结果如表3所示。由表3可知，SPI串口显示速度很慢，对于有刷新频率要求的场合原则上不使用。FSMC接口和GPIO并口测试时使用相同的TFT-LCD模块和微控制器，工作于同一主频，使测试数据更具可比性。由表中数据计算得出，FSMC接口相比于微控制器并口控制，减少了38.2%的GPIO引脚资源占有率，LCD刷屏速度提高了17.6倍。以上数据视软硬件设置情况会有小幅波动，但是大致范围不会变化。

测试结果表明，采用FSMC总线同时连接数码管和TFT-LCD显示屏各项显示功能均很好完成，刷新速度快，画面清晰流畅，系统稳定可靠，项目设计达到了预期目标。

本文设计了一款嵌入式系统多显示终端实验装置，将数码显示器和TFT-LCD均挂接在STM32微控制器的高速FSMC总线上，实现数据信号和控制信号时分复用。LCD的8080控制时序和数码显示器地址锁存信号均由硬件自动产生，FSMC初始化亦可通过STM32CubeMX图形化配置工具轻松完成，软件设计工作量显著减少。相比于微控制器直接并口控制，减少了38.2%的GPIO引脚资源占有率，LCD刷屏速度提高了17.6倍。系统设计方案具有较高的数据访问性能，降低了软硬设计难度，提高了系统可靠性。